TSMC CEO teilt Aktionären mit, dass es 'lange dauern wird', bis die Nachfrage nach KI-Chips gedeckt werden kann

Nachrichtenzusammenfassung

Am 4. Juni 2026 (Taiwan Standard Time, UTC+8) sprach TSMC-CEO C.C. Wei auf der Jahreshauptversammlung des Unternehmens in Hsinchu, Taiwan, zu den Aktionären und lieferte eine offene Einschätzung der größten Herausforderung der Halbleiterindustrie: Die weltweit fortschrittlichste Chip-Gießerei kann die KI-gesteuerte Nachfrage nicht bedienen, und die Lücke wird noch Jahre bestehen bleiben.

Warnung des TSMC-CEOs auf der Jahreshauptversammlung 2026

Auf der Jahreshauptversammlung am 4. Juni 2026 (Taiwan Standard Time, UTC+8) sagte C.C. Wei den Aktionären direkt: „Es wird noch lange dauern, bis wir die Kundennachfrage erfüllen können.“ Die Aussage bestätigte, was Analysten der Lieferkette schon lange angedeutet hatten – die Nachfrage bei führenden Prozessknoten (unter 5 nm und unter 3 nm) wird voraussichtlich die verfügbare Fertigungskapazität im gesamten Jahr 2026 um 25–30 % übersteigen, und eine spürbare Entlastung wird erst für 2027 erwartet.

Wei sprach auch die Preisstrategie an und versprach, dass TSMC abrupte Preiserhöhungen vermeiden werde, wie sie den Markt für Speicherchips in früheren Zyklen erschütterten. Die Aufrechterhaltung der Versorgungssicherheit und langfristiger Kundenbeziehungen habe Priorität – eine Botschaft, die sich an Großkunden wie NVIDIA, Apple, AMD und Broadcom richtete.

Der Engpass bei der fortschrittlichen CoWoS-Verpackung

Über die reine Wafer-Produktion hinaus ist der größte Engpass in der Lieferkette für KI-Chips die fortschrittliche Verpackung – insbesondere TSMC's CoWoS (Chip on Wafer on Substrate) Prozess. CoWoS ist die Technologie, die High-Bandwidth Memory (HBM) neben Logik-Dies in einem einzigen kompakten Modul stapelt, und sie ist die architektonische Grundlage jedes modernen KI-Beschleunigers: NVIDIA's H100, H200 und Blackwell GPUs sind alle darauf angewiesen.

TSMC hat CoWoS aggressiv skaliert und von etwa 35.000 Wafer-Äquivalenten pro Monat Ende 2024 auf voraussichtlich 130.000 bis Ende 2026 erweitert – eine fast vierfache Steigerung in weniger als zwei Jahren. Doch die Erweiterung reicht immer noch nicht aus, um die Nachfrage zu decken: Die CoWoS-Zuteilung ist für das gesamte Jahr 2026 ausverkauft. Allein NVIDIA hält mehr als 60 % der gesamten verfügbaren CoWoS-Kapazität. Die nachgelagerten Folgen sind in der gesamten Branche sichtbar. Google hat Berichten zufolge sein Produktionsziel für TPUs (Tensor Processing Units) für 2026 aufgrund von Verpackungsbeschränkungen um etwa 25 % reduziert, was zeigt, wie ein einziger Fertigungsengpass sich auf das gesamte KI-Computing-Ökosystem auswirken kann.

Rekord-Finanzergebnisse spiegeln strukturellen Nachfragedruck wider

Die eigenen Finanzergebnisse von TSMC verdeutlichen das Ausmaß des Nachfrageüberhangs. Im ersten Quartal 2026 meldete das Unternehmen einen Umsatz von 1,13 Billionen NT$ (ca. 35,7 Milliarden US$), ein Anstieg von 35 % gegenüber dem Vorjahr, der fast ausschließlich auf Bestellungen für KI-fähige Silizikone zurückzuführen ist. Das Unternehmen prognostiziert für das Gesamtjahr 2026 ein Umsatzwachstum von mehr als 30 % in US-Dollar – eine der stärksten Wachstumsraten in seiner Unternehmensgeschichte.

Um den Kapazitätsmangel zu beheben, hat TSMC für 2026 Investitionen in Höhe von 56 Milliarden US$ zugesagt, eine Rekordsumme. Die Investition zielt auf die Erweiterung der 3-nm-Fertigungskapazitäten, die Hochlaufproduktion von 2-nm-Chips und den Aufbau fortschrittlicher Verpackungsinfrastrukturen in Anlagen in Taiwan, den USA, Japan und Europa ab.

Broadcom teilt die Kapazitätswarnung

TSMC ist nicht allein mit der Alarmglocke. Broadcom, ein führender Entwickler von kundenspezifischen KI-Beschleunigern für Hyperscale-Cloud-Anbieter, hat gewarnt, dass die begrenzte Gießereikapazität seine Fähigkeit, KI-Chip-Bestellungen zu erfüllen, bis weit ins Jahr 2026 hinein einschränken wird. Das Lieferkettenteam von Broadcom konkurriert nun um mehrjährige Kapazitätsvereinbarungen mit TSMC – ein Spiegelbild dafür, wie Chip-Hersteller nicht nur auf Chip-Design, sondern auch auf Fertigungszugang konkurrieren müssen.

Der Lieferdruck hat auch große Cloud-Anbieter – Microsoft, Google, Meta und Amazon – dazu veranlasst, die Entwicklung eigener KI-Chips zu beschleunigen, um sich gegen eine strukturell unterversorgte Lieferkette abzusichern.

Warum die Herstellung von Spitzenchips so schwer schnell zu skalieren ist

Der aktuelle Mangel spiegelt tiefgreifende strukturelle Realitäten der fortschrittlichen Halbleiterfertigung wider. Der Bau einer Spitzenfertigungsanlage dauert drei bis fünf Jahre von der Grundsteinlegung bis zur Massenproduktion. Kritische Geräte – wie ASML's Extreme-Ultraviolet (EUV)-Lithographiesysteme – werden in sehr begrenzten jährlichen Stückzahlen produziert und müssen Jahre im Voraus bestellt werden. Fortschrittliche Verpackungstechnologien wie CoWoS gelten heute als ebenso komplex und kapitalintensiv wie die Wafer-Fertigung selbst und erfordern hochspezialisierte Werkzeuge und tief ausgebildete Ingenieurteams.

Diese langen Vorlaufzeiten bedeuten, dass selbst Investitionen auf Rekordniveau keine schnelle Entlastung der Versorgung bringen können. Die Halbleiterindustrie operiert von Natur aus mit mehrjährigen Entwicklungszyklen, die strukturell nicht mit der Geschwindigkeit übereinstimmen, mit der die Komplexität und die Einsatzskalierung von KI-Modellen seit 2023 gewachsen sind.

Auswirkungen auf die breitere KI-Technologielandschaft

Der anhaltende Lieferengpass hat erhebliche Auswirkungen auf die breitere KI-Industrie. Die Zeitpläne für den Ausbau von Rechenzentren werden weiterhin begrenzt sein, was die Geschwindigkeit einschränkt, mit der Cloud-Anbieter KI-Trainings- und Inferenzinfrastrukturen skalieren können. Chip-Zuteilungen werden weiterhin die größten Käufer bevorzugen, was es für mittelgroße KI-Unternehmen und Unternehmen schwieriger macht, ausreichende Rechenressourcen zu sichern. Diese Dynamik beschleunigt die Forschung an recheneffizienteren Modellarchitekturen – einschließlich Quantisierung, Modellkomprimierung und Mixture-of-Experts-Designs –, die mit weniger Chips eine starke Leistung liefern können.

Langfristig wird erwartet, dass die laufenden Kapazitätsinvestitionen von TSMC, kombiniert mit parallelen Ausbauten bei Intel Foundry Services und Samsung Foundry, die Versorgungslücke nach 2027 schrittweise schließen werden. Die Ära des reichlich vorhandenen KI-Siliziums kommt, aber die benötigte Fertigungsinfrastruktur wird noch aufgebaut – eine Fabrik, eine Verpackungslinie und eine EUV-Maschine nach der anderen.